h1_key

當(dāng)前位置:首頁(yè) >新聞資訊 > 行業(yè)資訊>賽靈思>Xilinx賽靈思Vivado? 設(shè)計(jì)套件加速自適應(yīng)SoC和FPGA產(chǎn)品設(shè)計(jì)
Xilinx賽靈思Vivado? 設(shè)計(jì)套件加速自適應(yīng)SoC和FPGA產(chǎn)品設(shè)計(jì)
2023-11-02 443次

 

  Xilinx賽靈思加快推出新型自適應(yīng) SoC 和 FPGA 設(shè)計(jì),硬件設(shè)計(jì)人員和系統(tǒng)架構(gòu)師需要探索更為高效的全新工作方式。AMD Vivado? 設(shè)計(jì)套件可提供易于使用的開發(fā)環(huán)境和強(qiáng)大的工具,有助于加速大型自適應(yīng) SoC 和FPGA等系列產(chǎn)品的設(shè)計(jì)與上市。

現(xiàn)在為大家詳細(xì)介紹 AMD 最新發(fā)布的 Vivado 設(shè)計(jì)套件2023.2 ,以及它的更多優(yōu)勢(shì)——將幫助設(shè)計(jì)人員快速實(shí)現(xiàn)目標(biāo) Fmax,在實(shí)現(xiàn)之前精確估算功耗需求,并輕松滿足設(shè)計(jì)規(guī)范。

 

  使用新的布局和布線特性

  快速實(shí)現(xiàn)目標(biāo) Fmax

  基于 Vivado 設(shè)計(jì)套件的智能設(shè)計(jì)運(yùn)行 ( IDR )、報(bào)告 QoR 評(píng)估 ( RQA )和報(bào)告 QoR 建議 ( RQS )等差異化功能,2023.2 版本提供的新特性可幫助設(shè)計(jì)人員和架構(gòu)師快速實(shí)現(xiàn) Fmax 目標(biāo)。

  舉例來(lái)說(shuō),Versal? SSIT器件中的超級(jí)邏輯區(qū)域( SLR )交叉布局和布線目前已通過(guò)新算法實(shí)現(xiàn)自動(dòng)化,從而將最大限度地提高性能。我們針對(duì)AMD Versal 設(shè)計(jì)添加了多線程器件鏡像生成支持,有助于加速比特流生成。

  上述改進(jìn)旨在幫助設(shè)計(jì)人員快速實(shí)現(xiàn)其性能目標(biāo)。

  使用更新的 Power Design Manager 工具

  改進(jìn)功耗估算

  需要特別指出的是,我們?cè)?/span> 2023.2 版本中擴(kuò)展了 Power Design Manager( PDM )工具的可用性,從僅支持 Versal 器件擴(kuò)展到同時(shí)支持大多數(shù) UltraScale+? 器件,使設(shè)計(jì)人員在專注于設(shè)計(jì)實(shí)現(xiàn)方案之前,能夠比以往任何時(shí)候都要更輕松地精確估算功耗。

  PDM 可提供易于使用的界面和增強(qiáng)的向?qū)ВС轴槍?duì)最新 AMD 自適應(yīng) SoC 和 FPGA 中的硬 IP 塊進(jìn)行功耗估算。它使用最新的特性描述模型確保功耗估算準(zhǔn)確性,并幫助平臺(tái)為未來(lái)的熱能及供電做好準(zhǔn)備。

  此外,CSV文件也可導(dǎo)入和導(dǎo)出,而 PDM 數(shù)據(jù)則能輕松轉(zhuǎn)換為可讀取的文本報(bào)告。

上述變化支持 Xilinx? Power Estimator( XPE )能夠無(wú)縫直觀地過(guò)渡到 PDM。

 

  使用新增功能輕松創(chuàng)建和調(diào)試設(shè)計(jì)

  與此同時(shí),我們還添加了其它特性,使復(fù)雜設(shè)計(jì)的創(chuàng)建、仿真和調(diào)試工作變得輕松易行。IP 集成器中面向 Versal 器件的新的地址路徑可視化、增強(qiáng)的 DFX 平面圖可視化,以及在相同設(shè)計(jì)中新增了對(duì) Tandem 配置和 DFX 的支持,所有這些新特性都將為簡(jiǎn)化設(shè)計(jì)過(guò)程提供助力。

其它關(guān)鍵更新包括:擴(kuò)展了對(duì) SystemC 測(cè)試臺(tái)的 VCD 支持,以協(xié)助調(diào)試功能;此外還添加了 STAPL 支持,以在編程環(huán)境中針對(duì) UltraScale+ 和 Versal 設(shè)計(jì)驗(yàn)證 JTAG鏈。利用最新版解決方案,設(shè)計(jì)人員能夠更輕松地設(shè)計(jì) UltraScale+ 和 Versal 器件。

 

  使用 Vivado 設(shè)計(jì)套件

  高效實(shí)現(xiàn)自適應(yīng) SoC 和 FPGA 設(shè)計(jì)

  我們相信,Vivado 設(shè)計(jì)套件2023.2 所包含的更新將幫助硬件設(shè)計(jì)人員和系統(tǒng)架構(gòu)師更輕松快速地跟進(jìn)不斷變化的市場(chǎng)需求,同時(shí)還能將高性能與快速產(chǎn)品上市進(jìn)程兼而得之。作為您的合作伙伴,我們始終致力于不斷改進(jìn)優(yōu)化設(shè)計(jì)工具,幫助您充分發(fā)揮 AMD 自適應(yīng) SoC 和 FPGA 產(chǎn)品解決方案的強(qiáng)大功能。

 

  • AMD Vitis 軟件平臺(tái)2023.2版本發(fā)布
  • AMD宣布 Vitis? 統(tǒng)一軟件平臺(tái) 2023.2 版本發(fā)布,該版本提供了一個(gè)單一的環(huán)境,便于使用 AMD 自適應(yīng) SoC 與 FPGA 簡(jiǎn)化高性能設(shè)計(jì)的設(shè)計(jì)、仿真與實(shí)現(xiàn)。
    2023-11-02 682次
  • Xilinx賽靈思Vivado? 設(shè)計(jì)套件加速自適應(yīng)SoC和FPGA產(chǎn)品設(shè)計(jì)
  • Xilinx賽靈思加快推出新型自適應(yīng) SoC 和 FPGA 設(shè)計(jì),硬件設(shè)計(jì)人員和系統(tǒng)架構(gòu)師需要探索更為高效的全新工作方式。AMD Vivado? 設(shè)計(jì)套件可提供易于使用的開發(fā)環(huán)境和強(qiáng)大的工具,有助于加速大型自適應(yīng) SoC 和FPGA等系列產(chǎn)品的設(shè)計(jì)與上市。
    2023-11-02 444次
  • 詳解賽靈思FPGA系列型號(hào)
  • Xilinx公司首創(chuàng)了現(xiàn)場(chǎng)可編程邏輯陣列(FPGA)這一創(chuàng)新性的技術(shù),賽靈思FPGA系列型號(hào)并于1985年首次推出商業(yè)化產(chǎn)品。2022年AMD以498億美元(約合3165億元人民幣)完成了對(duì)賽靈思的收購(gòu)。
    2023-04-14 5073次
  • 借助AMD自適應(yīng)SoC與XYLON框架毫秒級(jí)汽車功能切換
  • AMD Zynq UltraScale+ MPSoC提供的多功能性與自適應(yīng)計(jì)算能力,正能滿足領(lǐng)先汽車 OEM 廠商與一級(jí)供應(yīng)商所需,因?yàn)樗麄兠媾R快速行動(dòng)和適應(yīng)不斷變化的需求的持續(xù)壓力。
    2023-03-29 638次
  • 全新AMD?Kria?ODM生態(tài)系統(tǒng)計(jì)劃
  • 賽靈思的 Kria?自適應(yīng)系統(tǒng)模塊( SOM )產(chǎn)品組合取得成功的基礎(chǔ)上,推出 KriaTM?SOM ODM 合作伙伴生態(tài)系統(tǒng)——這一全新計(jì)劃旨在提供基于 Kria SOM 的量產(chǎn)級(jí)、全功能解決方案,加速產(chǎn)品上市進(jìn)程,而無(wú)需專用芯片設(shè)計(jì)資源。
    2023-02-02 640次

    萬(wàn)聯(lián)芯微信公眾號(hào)

    元器件現(xiàn)貨+BOM配單+PCBA制造平臺(tái)
    關(guān)注公眾號(hào),優(yōu)惠活動(dòng)早知道!
    10s
    溫馨提示:
    訂單商品問(wèn)題請(qǐng)移至我的售后服務(wù)提交售后申請(qǐng),其他需投訴問(wèn)題可移至我的投訴提交,我們將在第一時(shí)間給您答復(fù)
    返回頂部